IBM ha dado a conocer este jueves un importante avance en el campo de los semiconductores con la presentación de los primeros chips con un tamaño inferior a 1 nanómetro (nm), que cuenta con una arquitectura de transistores revolucionaria en el nodo de 0,7 nm.
Este avance, según ha explicado la tecnológica estadounidense IBM, supone un hito para una industria que se enfrenta cada vez más a los límites físicos de la miniaturización tradicional de los chips.
La compañía ha detallado que su nuevo chip integra cerca de 100.000 millones de transistores en una superficie del tamaño de una uña, casi el doble de la densidad alcanzada por el chip de 2 nanómetros que presentó en 2021. Este salto ha sido posible gracias a una serie de innovaciones en materiales y diseño, entre las que destaca su nueva arquitectura tridimensional Nanostack.
Según los resultados técnicos publicados por IBM, el nuevo chip podría ofrecer hasta un 50 % más de rendimiento o un 70 % más de eficiencia energética que los chips fabricados con tecnología de 2 nanómetros. Estas mejoras permitirían impulsar aplicaciones de alta demanda computacional, desde la inteligencia artificial generativa y la infraestructura en la nube hasta una nueva generación de dispositivos electrónicos.
"El último avance de IBM en materia de chips marca un hito en la informática, llevando la tecnología más allá de la era de los nanómetros hasta la escala atómica. Con nuestra nueva arquitectura Nanostack no solo estamos fabricando transistores más pequeños, sino que estamos reinventando la forma en que se construyen los chips para ofrecer una potencia y una eficiencia energética significativamente mayores", ha afirmado Jay Gambetta, director de IBM Research y IBM Fellow.
NANOSTACK
Para desarrollar este chip, los investigadores de IBM han diseñado una arquitectura de transistores completamente nueva denominada Nanostack. Se trata, según la compañía, del primer diseño tridimensional basado en nanohojas desarrollado en la industria.
Nanostack representa una evolución significativa respecto a la tecnología de nanohojas, considerada actualmente el estado del arte del sector y también desarrollada por IBM. Su diseño apila y escalona verticalmente los transistores mediante integración secuencial en 3D, lo que permite aumentar de forma considerable la densidad de componentes en un mismo chip.
Además, IBM explicó que esta arquitectura facilita el uso de distintas combinaciones de materiales en cada capa apilada, optimizando de forma independiente el rendimiento y la eficiencia energética de cada transistor.
IBM asegura que la arquitectura Nanostack ha sido validada experimentalmente mediante técnicas como la unión dieléctrica ultrafina en integración CMOS, la ingeniería de doble canal y la demostración funcional de un inversor CMOS con el comportamiento de conmutación esperado. "En conjunto, estos resultados confirman que la tecnología Nanostack puede fabricarse físicamente y es capaz de ejecutar cálculos reales", ha señalado la compañía.
Asimismo, en una investigación presentada durante la conferencia VLSI 2026, los investigadores demostraron que esta arquitectura permite reducir en un 40 % el tamaño de la memoria SRAM. Este avance podría abrir nuevas posibilidades para diseñar chips más eficientes y capaces de responder a las crecientes necesidades de ancho de banda y procesamiento asociadas a las cargas de trabajo avanzadas de inteligencia artificial.
Gracias a esta nueva estructura, la tecnología lógica podría extenderse por primera vez más allá del nodo de 1 nanómetro, impulsando la denominada era del escalado a nivel angstrom, en la que las dimensiones de los componentes se aproximan al tamaño de los átomos individuales.